我的毕业论文;足球比赛游戏机

18小时前结业论文目录1 简述 12 设计要求 23 可选用器件及说明 33.1 器材 33.2 集成电路 33.2.1 74LS248 43.2.2 74154为4线－16线译码器 53.2.3 74160十进制同步计数器（异步清除） 63.2.4 74LS191为4 位二进制同步加/减计数器 73.2.5 74LS193十进制同步加/减计数器（双时钟） 94 设计方案提示 114.1 倒计时电路 114.2 记分电路 114.3 足球运行模拟 115 足球游戏机电路图 116.1 角逐电路 126.2 时间倒计时电路 13参考文献 15附录 16ABSTRACT 17KEYWORD 17全文共17页 4235字足球角逐游戏机逻辑电路设计--足球游戏机时间倒计时电路计较机与信息工程学院 2005级3班佟建明 200518156引导教师李艳玲讲师摘要这篇文章是介绍用数字体系模拟足球类场地上两边对垒角逐的排场及节制足球角逐游戏机的设计，用中小规模数字集成电路实现足球游戏机逻辑节制设计。由16只LED闪光二极管取代足球运动，并按一定的法则举行对垒角逐，甲乙两边各有一个操作角逐的按键AN1和AN2，按动使足球左右移动。当进球时记分电路会给进球方不用人力加1 。时间倒计时到00时指示灯亮起以示角逐结束，高分者为获胜方。要害词足球游戏机；集成电路；倒计时电路；1 简述随着科学技能的发展，人类社会形态已进入到高度发达的信息化社会形态，信息时代的发展带来了电子产品的进步。现代电子产品的发展愈来愈快，各种新型电子元器件和智能化的电子产品已经在国平易近经济的各个范畴和人们生活的各个方面患上到了日益广泛的应用。实现这种进步的主要原因就是出产制造技能和电子设计技能的发展。其中电子玩具的发展也是在日益成熟。足球角逐的排场是激感人心的，足球游戏机就是模拟足球类场地上两边对垒角逐的排场。用数字体系节制足球角逐游戏机，其节制电路框图如图 1.1 所示。面板布置示意向如图 2 .1所示，足球的运动用闪光二极管表示。图1.1 足球游戏机节制框图按照足球角逐的法则，该游戏机应有：1.1 按动开始键后，中间闪光二极管D8亮，甲、乙两边角逐可以开始，可以按动各自的角逐按键，举行角逐。1.2 足球进入足球门，则不用人力加1分，一位预示满分为9分；二位预示满分为99分。1.3 足球角逐游戏机也有时间限定，在划定的时间内，分值高者获胜。2 设计要求用中小规模数字集成电路设计足球角逐游戏机逻辑节制电路，具体的设计要求如下：2.1 角逐时间可自己设定，0-99分钟（或0-99秒）。2.2 足球可在甲、乙两边操作下向左、向右移动，当进入足球门后，体系将给进球方不用人力加1分。2.3 角逐时，足球进入足球门后，举行不用人力加1分，再按一下复位键，使足球到中间，即中间的D8闪光二极管亮。此过程当中不断表。2.4 计分预示为2位预示，时间预示为2位预示。2.5 当角逐时间倒计时到00时，光警示角逐结束，高分者为获胜方。图 2.1 足球游戏机面板示意向3 可选用器件及说明3.1 器材直流稳压电源，面包板若干，按键，七段数码管，闪光二极管（17个），1K欧姆电阻若干3.2 集成电路74LS154，74LS193，74LS160(4个)，74LS191，74LS248或74LS48(6个)登门电路以下对集成电路做一些简要说明：3.2.1 74LS24874LS248为有内部上拉电阻的BCD-七段译码器/驱动器，共有54/74248和54/74LS248两种线路布局型式。输出端(a~g)为低电平有效，可直接驱动指示灯或共阴极LED 。当要求输入0～15时，消隐输入(/BI)应为高电平或开路，对于输出 0时还要求电子脉冲消隐输入(/RBI)为高电平或开路。当BI为低电电平，无论其它输入端状况怎样，a～g均为低电平。当/RBI和地址端(A~D)均为低电平，而且灯测试(/LT)为高电日常平凡，a~g均为低电平，电子脉冲消隐输出(/RBO)为低电平。当BI为高电平开路时，/L T的低电平可使a～g为高电平。248与48的引出端排列，功能和电特性分别不异，不同仅在预示的字形6和9，6和9的预示不同。引出段符号：A，B，C，D译码地址输入端/BI，/RBO消隐输入（低电平有效）电子脉冲消隐输出（低电平有效）/LT灯测试输入端（低电平有效）/RBI电子脉冲消隐输入端（低电平有效）a~g段输出（低电平有效）外引线排列见图3.1所示:图3.1 74LS248管脚图3.2.2 74154为4线－16线译码器54/74154为4线－12线译码器，其主要电特性的典型值如表3.2.2：tpd PDABCD－>output G1、G2->output23ns 19ns 170mW表 3.2.2 74154的电特性的典型值当选通端（G1、G2）均为低电日常平凡，可将地址端（ABCD）的二进制编码在一个对应的输出端，以低电平译出。若将G1和G2中的一个作为数值输入端，由ABCD对输出寻址，54/74154还可作1线－16线数值分配器。引出端符号：A、B、C、D 译码地址输入端(低电平有效)G1、G2 选通端(低电平有效)0－15 输出端(低电平有效)74154的管脚图如图3.2.2所示：图3.2.2 74154芯片的管脚图3.2.3 74160十进制同步计数器（异步清除）160为可预置的十进制同步计数器，共有54/74160和54/74LS160两种线路布局型式，其主要电特性的典型值如表3.2.3所示：型号 FMAX PD CT54160/CT74160 32MHz 305mWCT54LS160/CT74LS160 32MHz 93mW表3.2.3 74160的主要电特性的典型值160的清除端是异步的。当清除端/MR为低电日常平凡，无论时钟端CP状况怎样，即可完成清除功能。160的预置是同步的。当置入节制器/PE为低电日常平凡，在CP上升沿作用下，输出端Q0－Q3与数值输入端P0－P3一致。对于54/74160，当CP由低至高跳变或跳变前，如果计数节制端CEP、CET为高电平，则/PE应制止由低至高电平的跳变，而54/74LS160无此种限定。160的计数是同步的，靠CP同时加在四个触发器上而实现的。当CEP、CET均为高电日常平凡，在CP上升沿作用下Q0－Q3同时变化，从而消除了异步计数器中浮现的计数尖峰。对于54/74160，只有当CP为高电日常平凡，CEP、CET才容许由高至低电平的跳变，而54/74LS160的CEP、CET跳变与CP无关。160有超前进位功能。当计数溢出时，进位输出端（TC）输出一个高电平电子脉冲，其宽度为Q0的高电平部分。在不过加门电路的环境下，可级联成N位同步计数器。对于54/74LS160，在CP浮现前，纵然CEP、CET、/MR发发生变故化，电路的功能也不受影响。引出端符号：TC 进位输出端CEP 计数节制端Q0－Q3 输出端CET 计数节制端CP 时钟输入端（上升沿有效）/MR 异步清除输入端（低电平有效）/PE 同步并行置入节制端（低电平有效）74160的管脚图如图3.2.3所示：图3.2.3 74160的管脚图3.2.4 74LS191为4 位二进制同步加/减计数器191 为可预置的 4 位二进制同步加/减计数器，共有54191/74191，54LS191/74LS191 两种线路布局形式。其主要电特性的典型值如表3.2.4所示：型号 fc PD54191/74191 25MHz 325mW54LS191/74LS191 25MHz 100mW表3.2.4 74LS191的电特性的典型值191 的预置是异步的。当置入节制端（LOAD）为低电日常平凡，无论时钟CLOCK的状况怎样，输出端（QA～QD）即可预置成与数值输入端（A－D）相一致的状况。191 的计数是同步的，靠CLOCK加在 4 个触发器上而实现。当计数节制端（EN G）为低电日常平凡，在CLOCK上升沿作用下QA～QD同时变化，从而消除了异步计数器中浮现的计数尖峰。当计数体式格局节制（DOWN/UP）为低电日常平凡举行加计数，当计数体式格局节制（DOWN/UP）为高电日常平凡举行减计数。只有在CLOCK为高电日常平凡EN G和DOWN/UP 才可以跳变。191 有超前进位功能。当计数溢出时，进位/错位输出端（MAX/MIN）输出一个高电平电子脉冲，其宽度为 CLOCK 电子脉冲周期的高电平电子脉冲；行波时钟输出端（RC）输出一个宽度等于 CLOCK 低电平部分的低电平电子脉冲。利用 RC 端，可级联成 N 位同步计数器。当采用并行CLOCK 节制时，则将 RC 接到后一级 EN G；当采用并行 ENG 节制时，则将 RC 接到后一级 CLOCK 。引出端符号：MAX/MIN 进位输出/错位输出端CLOCK 时钟输入端（上升沿有效）EN G 计数节制端（低电平有效）A－D 并行数值输入端LOAD 异步并行置入节制端（低电平有效）QA～QD 输出端RC 行波时钟输出端（低电平有效DOWN/UP 加/减计数体式格局节制端74LS191的管脚图如图3.2.4所示：图3.2.4 74LS191的管脚图3.2.5 74LS193十进制同步加/减计数器（双时钟）193 为可预置的十进制同步加/减计数器，共有54193/74193，54LS193/74LS193 两种线路布局形式。其主要电特性的典型值如表3.2.5所示：型号 fc PD54193/74193 32MHz 325mW54LS193/74LS193 32MHz 95mW表3.2.5 74LS193的电特性的典型值193 的清除端是异步的。当清除端（CLEAR）为高电日常平凡，无论时钟端（C DOWN、C UP）状况怎样，即可完成清除功能。193 的预置是异步的。当置入节制端（LOAD）为低电日常平凡，无论时钟（C DOWN、C UP）的状况怎样，输出端（QA－QD）即可预置成与数值输入端（A－D）相一致的状况。193 的计数是同步的，靠C DOWN、C UP同时加在 4个触发器上而实现。在C DOWN、C UP上升沿作用下QA－QD同时变化，从而消除了异步计数器中浮现的计数尖峰。当举行加计数或减计数时可分别利用C DOWN或C UP，此时另一个时钟应为高电平。当计数上溢出时，进位输出端（CARRY）输出一个低电平电子脉冲，其宽度为 C UP 低电平部分的低电平电子脉冲；当计数下溢出时，错位输出端（BORROW）输出一个低电平电子脉冲，其宽度为 C DOWN 低电平部分的低电平电子脉冲。当把 BORROW 和 CARRY 分别连接后一级的 CDOWN、C UP，即可举行级联。引出端符号：BORROW 错位输出端（低电平有效）CARRY 进位输出端（低电平有效）C DOWN 减计数时钟输入端（上升沿有效）C UP 加计数时钟输入端（上升沿有效）CLEAR 异步清除端A－D 并行数值输入端LOAD 异步并行置入节制端（低电平有效）QA－QD 输出端74LS193的管脚图如图3.2.5所示：图3.2.5 74LS193的管脚图4 设计方案提示足球角逐游戏机逻辑电路设计可以从以下几方面考虑：4.1 倒计时电路使用集成电路74LS191设定角逐时间，并给当时钟电子脉冲使按减法计数工作。角逐时间到00时，光警示闪光二极管亮起，以示角逐时间到，角逐结束。4.2 记分电路当足球进入足球门后，产生一电子脉冲，使记分计数器不用人力加1，这搭使用两片同步十进制计数器74LS160接成百进制计数器。译码预示器件可选用共阴极的，也可选用共阳极的，这搭选用了共阴极的。4.3 足球运行模拟足球运行模拟用计数器计数、译码来驱动闪光二极管。4.4 当甲乙某一方进球后，按照足球角逐规矩必须先按一下复位按键节制足球在足球类场地中间，即闪光二极管D8亮。5 足球游戏机电路图按照设计要求，足球角逐法则足球角逐游戏机的逻辑电路节制参考图如图 5.1 所示。图 5.1 足球游戏机电路图6 足球游戏机电路说明6.1 角逐电路它由74LS193可逆计数器，4-16线译码器74154，十进制计数器74LS160和译码预示等芯体构成。当按动"RESET"复位按键后，74LS193置入"1000"，D8闪光二极管亮，示意足球在球类场地中间。当按动"START"启动按键后，给足球角逐游戏机倒计时电路送数配置时间，倒计时开始，并清零甲乙两边比分，角逐开始。经译码输出后的闪光二极管左右移动，若闪光二极管移动至D1亮时，足球进了右边足球门，计数器计数一次乙方不用人力加一分；反之，若闪光二极管移动至D16亮时，足球进了左边足球门，计数器计数一次，甲方不用人力加一分。无论D1或D16亮时积分预示不用人力加一分时都需要按一下复位键RESET复位，使D8亮，足球到球类场地中间。甲乙两边按动AN1和AN2开始继续角逐。按照足球角逐法则在角逐中无暂停，即不断表。6.2 时间倒计时电路时间倒计时部分是用七段数码管及它的预示译码器74LS248实现时间的预示，用两片4位二进制加|减计数器74LS191来实现计数并倒计时。另有需要加上一些门电路来实现此部分。足球角逐总时间都是90分钟特此本设计时间也是从89分钟开始倒计时到00，故时间配置为90 。个位的74LS191置数为9，即输入端（D0-D3）置成1001 。百位的74LS191置数为8，即输入端（D0-D3）置成1000 。其设计框图为如图6.2.1所示：图6.2.1 倒计时电路框图（连线）7 总结此设计顶用了大量的门电路与74LS191、74LS154、74LS160、74LS193、74LS48与共阴极数码管。此设计总共用了近一个月的时间，前一周时间为具体操作筹办了意见根蒂根基。接下来两周具体连接电路，测试，修改到完成。最后一周编撰论文及修改论文。在本设计过程当中遇到了很多的问题：之前的设计中没用过面包板，所以中间有很多地方断开，使患上电路不克不及正常工作。浮现问题时只能一步步举行测试，从而一一攻克了遇到的问题，在测试时发现了本来面包板不是只有划定的几个地方要连接，除此之外，它本身也会连接欠好，而影响电路，这时我们必须将连接欠好的地方用线连上。另有对所学过的常识掌握不扎实从而必须查寻很多相关资料，看书，看集成电路的功能及需要熟悉管脚。通过本次设计不仅学到很多常识的同时强化了之前所学的常识，并对集成电路了解的更多了，也学会在逻辑电路中怎样测试，怎样查寻遇到问题。在这篇文章的撰著过程当中患上到了李艳玲老师的精心引导，在此表示衷心的感谢。参考文献[1] 闫石.数字电路技能根蒂根基.BeiJing：高等教育出版社.[2] 徐莹隽.数字逻辑电路设计实验 BeiJing：高等教育出版社 2008[3] 刘常澍等.数字逻辑电路 BeiJing：高等教育出版社 2008[4] 陈惠平易近.数字逻辑电路分析与设计学习引导及题解 BeiJing：清华大学出版社 2007[5] 王振宇等.数字逻辑电路合肥工业大学出版社 2006[6] 林时昌数字逻辑电路与实验 BeiJing：高等教育出版社 2008附录1.足球角逐游戏机逻辑电路设计制品演示图The football competition mechanical games logic circuit designs --The soccer mechanical games time countdown electric circuit with records points electric circuitComputer and Information Engineering Collage 2005.3. Tong Jian Ming200518156Directed byLi YanlinglecturerAbstract this article is the introduction simulates in the soccer field with the number system both sides to face one another competitions scene and the control football competition mechanical games design，realizes the soccer mechanical games logical control design with the small scale digital integrated circuit. Replaces the soccer sports by 16 LED light emitter diode，and carries on according to certain rule faces one another the competition，armor second grade both sides has operation competitions button AN1 and AN2 respectively，causes about the soccer to move. When scores point records points the electric circuit to be able to give goal side automatic Canada 1. Shone the time countdown to 00:00 indicating lamps shows to compete ends，the high score to win the side.Keyword soccer mechanical games; Records points the electric circuit; Countdown electric circuit;

以上关于本文的内容，仅作参考！温馨提示：如遇健康、疾病相关的问题，请您及时就医或请专业人士给予相关指导!

「四川龙网」www.sichuanlong.com小编还为您精选了以下内容，希望对您有所帮助：